

CXL 기술 동향 및 발전 전망



본 동향 보고서는 정부(과학기술정보통신부)의 재원으로 한국연구재단
‘국가반도체연구개발지원핵심기술개발사업’의 지원을 받아 한국전자통신연구원(ETRI) “국가반도체연구
정책 센터 과제(RS-2023-00265518, 24JF1110)”를 통해 작성된 결과물입니다.

목 차

CONTENTS

1장. 서론	1
1절. 메모리 병목현상	1
2절. CXL(Compute Express Link)의 등장과 중요성	2
2장. CXL 기술의 정의와 개념	3
1절. CXL 기술 개요	3
2절. CXL 장치 유형	4
3절. CXL 주요 기능	4
3장. CXL 기술 개발 동향	6
1절. CXL 버전별 특징	6
2절. 주요 디바이스 개발 동향	7
4장. CXL 시장 전망	10
1절. 시장 규모 예측	10
2절. 주요 응용 분야	11
3절. 기존 반도체 시장에 미치는 영향	12
5장. 결론	13
1절. 차세대 컴퓨팅 및 메모리 아키텍처에서의 CXL의 역할	13
2절. 국내 산업에서의 시사점	14
참고문헌	15

CXL 기술 동향 및 발전 전망

김석연

메티스엑스 주식회사 연구원

연제우

메티스엑스 주식회사 연구원

김진영

메티스엑스 주식회사 CEO

1장. 서론

1절. 메모리 병목현상

초거대언어모델(LLM)과 같은 인공지능 및 빅데이터 기술이 다양한 산업 분야에 확대 적용됨에 따라, 컴퓨팅 시스템에서 처리되는 데이터 크기가 급격히 증가하고 있으며 시스템 성능 향상에 대한 요구도 커지고 있다. 이에 대응해 CPU(Central Processing Unit)와 GPU(Graphic Processing Unit) 같은 시스템 반도체는 트랜지스터 집적도를 높여 처리 속도를 개선하고 있으나, 메모리 반도체는 소자의 물리적 한계로 인해 집적도 향상과 성능 개선이 상대적으로 늦어지고 있다. 이처럼 시스템 반도체와 메모리 반도체의 성능 차이로 인해 대용량의 데이터를 처리하는 응용에서는 메모리 반도체가 시스템 반도체의 처리 속도를 따라가지 못해 병목현상을 초래하는데, 이를 ‘메모리 병목현상’ 또는 ‘메모리 월(Memory Wall)’이라고 한다.[1]

메모리 병목현상을 해결하기 위해 메모리 반도체 기업들은 다양한 노력을 기울이고 있다. 지금까지는 DRAM 메모리의 평면 집적도를 높이는 것에 집중해 왔으나 이러한 집적도 향상이 한계에 봉착하여 입체 구조로 메모리 칩을 적층하여 용량과 대역폭을 높이는 3D Stacking 기술을 개발하고 있다. 고성능 GPU에 사용되는 HBM(High Bandwidth Memory) 역시 3D Stacking 기술의 일환이다. 이 기술은 기존 DRAM(Dynamic Random Access Memory) 메모리보다 훨씬 빠른 데이터 전송 속도를 제공하고 전력 효율이 높다는 장점이 있지만, 높은 공정 난이도로 수율이 낮고 생산 비용이 높다는 단점이 있다.[2]

메모리 자체의 성능 향상과 더불어, 시스템 차원에서 새로운 컴퓨팅 구조를 적용해 메모리 병목현상을 해결하려는 노력도 이어지고 있다. 그중 하나는 메모리 중심 컴퓨팅 아키텍처의 도입이다. 기존의 폰노이만 아키텍처에서는 프로세서와 메모리의 역할이 명확히 구분되어 있으며 프로세서 중심의 처리가 이루어진다. 따라서 데이터 집약적인 응용을 처리할 때 데이터가 저장된 메모리와 처리가 이뤄지는 프로세서 간에 데이터 전달이 빈번하게 발생하고, 메모리 병목현상으로 인한 성능 저하가 두드러지게 발생한다. 메모리 중심 컴퓨팅은 이를 해결하기 위해 데이터가 위치하는 곳인 메모리 근처 또는 메모리 내부에서 연산을 처리해 프로세서와 메모리 간의 데이터 이동량을 줄이는

컴퓨팅 모델이다. 메모리 중심 컴퓨팅을 실현하기 위해 PIM(Processing In Memory) 또는 PNM(Processing Near Memory)와 같은 기술이 제안되고 있으며, 현재 HBM-PIM[3], CXL-PNM[4] 등의 기술이 개발되고 있다.

또한 CPU, GPU, 메모리, 스토리지 등 다양한 자원을 모듈화하고 풀을 구성하여 요청에 따라 독립적으로 장착/해제할 수 있도록 하는 자원 분리 기술(Resource Disaggregation)도 개발되고 있다. 최근 데이터센터에서 대규모 데이터 처리를 위해 요구되는 시스템 메모리 용량은 지속 증가하고 있지만, CPU 메모리 채널 수의 제약으로 DDR(Double Data Rate) 인터페이스를 통한 메모리 확장은 제한적일 수밖에 없다. 자원 분리 기술을 적용하면 고속 인터커넥트 또는 네트워크를 통해 연결된 고성능 저지연 메모리 자원을 활용하여 메모리 용량과 대역폭을 확장함으로써 메모리 병목 현상을 완화하고 시스템 효율을 높일 수 있다. 현재 네트워크를 활용한 RDMA(Remote Direct Memory Access) 기반 메모리 확장은 노드 간 데이터 이동 과정에서 발생하는 프로토콜 전환으로 시스템 지연이 발생할 수 있으며 구축 비용이 크다는 단점을 가지고 있어, 네트워크 대비 고속 메모리 접근이 가능한 인터커넥트 기술에 대한 필요성이 커지고 있다.[5] 대표적인 고속 인터커넥트 기술로는 NVLink, Infinity Fabric, CXL 등이 있으며, 이 기술들은 네트워크를 통하지 않고 데이터를 직접 전송하기 때문에 시스템 지연을 최소화할 수 있고 노드를 증설하는 것 대비 구축 비용을 절감시킬 수 있어 메모리 병목현상의 해결 방안으로 주목받고 있다.

2절. CXL(Compute Express Link)의 등장과 중요성

CXL은 프로세서와 메모리, 가속기를 고속으로 연결하며 캐시 일관성을 지원하는 오픈 인터커넥트 기술로 2019년 인텔을 주도로 한 컨소시엄을 결성하여 CXL1.1 표준을 발표하면서 소개되었다. CXL을 통해 프로세서들은 PCIe(Peripheral Component Interconnect Express)를 기반으로 가속기, 메모리, 스토리지 등 컴퓨팅 자원을 장착하고 고속으로 통신할 수 있으며, 메모리 확장과 메모리 풀 등의 기능을 지원하여 각 프로세서에 충분한 양의 메모리를 제공하고 메모리 사용 효율을 높일 수 있다.

기존에 CXL과 유사한 차세대 인터커넥트 기술로는 ARM 주도로 제안된 CCIX(Cache Coherent Interconnect for Accelerators), HP 주도로 정의한 사양인 Gen-Z, IBM 주도의 OpenCAPI(Open Coherent Accelerator Processor Interface) 등이 있다.

CCIX는 고속 컴퓨팅 환경에서 PCIe 인터페이스를 기반으로 CPU와 가속기를 상호 연결하는 인터커넥트 기술로 CXL과 기능적으로는 유사하지만, 구조상의 차이를 가진다. CCIX는 동등한 계층의 SoC 간에 캐시 일관성을 가지고 메모리를 사용할 수 있도록 통신하는 것을 목표로 개발되었으며, 데이터를 전송하는 칩과 수신하는 칩이 복잡한 디지털 로직을 요구한다. 반면 CXL은 비대칭(Master-Slave) 구조를 가져 낮은 복잡도로 칩을 설계할 수 있다는 점에서 CCIX보다 확장성이 뛰어나다. 2023년 8월 유사한 목표를 가지는 두 표준은 중복된 노력과 투자의 위험을 제거하기 위해

CCIX 컨소시엄의 자산을 CXL 컨소시엄으로 이전하는 계약을 체결하였다.[6]

Gen-Z는 P2P(Peer-to-Peer) 연결이나 스위치 등을 사용해 서버 내 디바이스 간 또는 Rack이나 데이터센터 단위로 메모리 풀을 공유할 수 있도록 하는 오픈형 표준 인터커넥트 프로토콜로 2016년 10월 처음 공개되었다. 기존에는 프로세서 내에 있는 미디어 컨트롤러(Memory Controller 등)를 메모리 디바이스 측으로 이동시켜 특정 메모리 디바이스에 대한 종속성을 없애고 Gen-Z 표준 프로토콜을 통해 접근할 수 있게 하였다. 이처럼 Fabric 상 메모리 풀을 구성하고 메모리 중심 컴퓨팅을 위해 출범한 Gen-Z 컨소시엄은 2021년 11월에 CXL 컨소시엄에 자산과 스펙을 양도하며 CXL에 공식적으로 흡수 통합되었다.[7]

IBM 주도로 CPU 및 가속기 간 고속 통신을 위해 개발된 OpenCAPI의 컨소시엄도 2022년 8월 OpenCAPI 컨소시엄의 자산을 CXL 컨소시엄에 양도하는 계약을 체결하였고[8] 이로써 CXL은 CCIX, Gen-Z, OpenCAPI와 같은 차세대 인터커넥트 기술들을 하나의 표준으로 통합하여 현재 컴퓨팅 아키텍처가 가지는 고유한 문제를 해결하려는 노력의 구심점 역할을 하게 되었다.

현재 CXL 컨소시엄은 인텔, 엔비디아, AMD, ARM 등 주요 칩셋 공급업체뿐 아니라 Google, Meta, Microsoft 등 클라우드 서비스 공급업체들을 포함하여 15개 사의 이사회와 70개 사의 참여사로 구성되어 있다. 고성능 컴퓨팅 시스템 시장을 구성하고 있는 업계 내 다수의 기업이 컨소시엄에 참여하고 있는 만큼 NVLink, Infinity Fabric과 같은 주요 인터커넥트 기술 중 상대적으로 높은 호환성에 기반하여 시장을 형성할 것으로 기대된다.

CXL은 이처럼 고성능 컴퓨팅을 위한 인터커넥트 표준들을 통합하고 다수의 시장 참여기업을 확보하여 높은 확장성과 호환성을 갖게 되었으며 이를 바탕으로 인터커넥트 시장의 주도권을 가져가고 있다.

2장. CXL 기술의 정의와 개념

1절. CXL 기술 개요

CXL은 고성능 컴퓨팅 환경에서 CPU, 가속기, 메모리 장치 간의 효율적이고 저지연의 직렬 통신을 지원하며 세 가지 서브 프로토콜(CXL.io, CXL.cache, CXL.mem)로 구성된 멀티 프로토콜 아키텍처를 채택하고 있다. 각 서브 프로토콜의 특징은 다음과 같다.[9]

- CXL.io는 모든 CXL 장치 유형에 공통으로 사용되는 서브 프로토콜로 장치 검색과 연결 설정, DMA(Direct Memory Access) 등의 기능을 제공한다. 이는 PCIe와 유사한 기능을 수행하지만 PCIe 대비 낮은 지연 시간으로 장치와 통신할 수 있다.
- CXL.cache는 CXL 장치와 호스트 프로세서의 캐시 일관성을 유지하기 위한 서브 프로토콜이다. 이는 MESI(Modified, Exclusive, Shared, Invalid) 프로토콜을 기반으로 호스트 프로세

서가 캐시 일관성을 관리하는 비대칭 구조를 채택하고 있으며, CXL 장치는 캐시 라인의 상태 변화에 따라 호스트의 지시에 따른다. 이를 통해 가속기나 메모리 장치가 캐시 일관성 유지에 필요한 복잡성을 줄일 수 있으며, 데이터의 최신 상태를 유지하여 성능 향상이 가능하다.

- CXL.mem은 프로세서가 연결된 CXL 장치의 메모리를 로컬 메모리처럼 직접 접근할 수 있도록 지원하는 서브 프로토콜이다. 장치가 캐시 데이터를 변경하면 CXL.mem은 메모리 확장과 공유를 통해 대용량 데이터 처리가 필요한 응용에서 메모리 병목현상을 완화하고 시스템 전체의 메모리 자원을 효율적으로 활용할 수 있도록 한다. CXL3.0 버전부터는 Back invalidate snoop 기능이 추가되어 호스트가 관리하는 장치 메모리를 가지는 CXL Type2 및 Type3 장치에서도 CXL.mem을 통한 캐시 일관성 유지가 가능하다.

CXL은 이러한 세 가지 서브 프로토콜을 제공함으로써 저지연 고대역폭의 데이터 전송을 실현하며 고성능 컴퓨팅 환경에서 대용량의 데이터가 필요한 응용에 핵심적인 역할을 할 것으로 기대된다.

2절. CXL 장치 유형

CXL 장치는 각 장치가 사용하는 서브 프로토콜의 조합에 따라서 총 3가지 장치 유형으로 구분한다.

1. CXL Type1 장치는 CXL.io, CXL.cache를 지원하며 CXL.cache 서브 프로토콜을 활용하여 CPU의 메모리에 접근할 수 있고 캐시 일관성을 보장받는 장치이다. 즉, 별도의 디바이스 내 메모리가 없이 호스트의 메인 메모리의 데이터에 접근하여 연산을 처리하는 가속기 또는 네트워크, 보안 및 스토리지 작업을 돕는 Smart NIC가 Type1 장치에 속한다.

2. CXL Type2 장치는 CXL.io, CXL.cache, CXL.mem 세 가지 프로토콜을 모두 사용하며, Type1 장치와 마찬가지로 CPU 메모리 접근이 가능하고 CPU에서도 CXL.mem 서브 프로토콜을 활용하여 디바이스 메모리 주소 영역에 접근할 수 있다. 자체 메모리를 탑재하고 있으며 호스트의 메인 메모리에도 접근이 가능한 GPU 또는 FPGA(Field-Programmable Gate Array)와 같은 가속기가 Type2 장치로 분류된다.

3. CXL Type3 장치는 CXL.io, CXL.mem을 지원하며 CPU는 CXL.mem 트랜잭션을 통해 CXL 디바이스 메모리에 접근할 수 있다. Type3 장치는 시스템의 메모리 용량과 대역폭을 확장하는 메모리 익스펜더(Memory Expander), 즉 메모리 확장장치로 기능한다.

3절. CXL 주요 기능

이 절에서는 CXL의 주요 기능인 캐시 일관성, 메모리 확장, 메모리 풀에 대해 간단히 설명하고자 한다.

1. 캐시 일관성: 보통 프로세서는 빠른 연산을 위해 캐시를 활용하여 메모리 접근을 최소화한다.

여러 프로세서가 하나의 시스템에 연결되어 메인 메모리를 공유하는 경우, 각 프로세서가 가지는 로컬 캐시가 갱신될 때 서로가 가지는 데이터의 불일치가 발생할 수 있다. 이러한 데이터 불일치가 발생하지 않도록 보장하는 것을 캐시 일관성(Cache coherence)이라고 한다.

CXL은 MESI 프로토콜을 사용하며, 캐시 라인에 상태정보를 나타내는 비트를 추가하고 로컬 캐시 정보의 변경 여부를 전파하여 각 로컬 캐시의 일관성을 유지한다. CXL.cache 프로토콜을 이용한 호스트 메모리 접근 시에는 호스트의 CXL Caching Agent에서 캐시 일관성 프로토콜을 주로 관리하며, CXL.mem 프로토콜을 이용한 디바이스 메모리 접근 시에는 디바이스에서 BISnp(Back-Invalidation Snoop)을 이용하여 호스트의 캐시 상태를 변화시킴으로써 캐시 일관성을 보장한다.

이처럼 CXL은 캐시 일관성을 통해 여러 장치가 동일한 메모리 공간을 효율적으로 공유하게 하여, 데이터 무결성을 유지하고 시스템 성능을 최적화한다.

2. 메모리 확장: 일반적으로 단일 컴퓨팅 노드의 최대 메인 메모리의 용량과 대역폭은 CPU의 메모리 채널, 즉 메모리 컨트롤러의 개수에 제한된다. CPU가 허용하는 최대 메모리 용량 및 대역폭 이상의 메모리를 요구하는 응용을 처리하기 위해서는 노드 외부 메모리에 접근하는 메모리 확장 기술이 필요하다. 메모리 확장의 대표적인 방법 중 하나는 RDMA(Remote Direct Memory Access)다. RDMA는 네트워크를 통해 외부의 메모리 자원을 활용할 수 있도록 하는 원격 메모리 접근 기술이다. RDMA는 중간 버퍼링 없이 직접 외부 메모리를 활용할 수 있어 비교적 낮은 지연 시간으로 메모리 제약을 해결할 수 있고 뛰어난 확장성을 가지지만 전용의 고성능 네트워크를 구축하는데 높은 비용이 소요되는 문제가 있다. CXL 메모리 확장은 단일 노드의 PCIe 슬롯에 디바이스를 장착하여 메모리를 확장할 수 있어 상대적으로 비용이 적게 소모되고 네트워크 대비 10배 이상 빠른 접근이 가능하여 대규모 데이터 처리가 필요한 응용에 필요한 컴퓨팅 환경을 저비용 고효율로 구축할 수 있다.

3. 메모리 공유(Sharing)와 풀링(Pooling): 메모리 공유란 시스템 내 여러 프로세서가 CXL 메모리의 공통 영역에 접근할 수 있도록 하는 기능으로 메모리 공유를 사용하면 불필요한 데이터 복제를 없애고 메모리 자원 활용 효율을 높일 수 있다. 반면 메모리 풀링이란 여러 개의 CXL 메모리를 묶어 자원 풀(Pool)을 구성하고 시스템 내에 여러 프로세서가 풀에서 겹치지 않게 필요한 만큼의 메모리를 할당하여 사용하는 기능이다. 메모리 풀링을 통해 유휴 메모리의 발생을 줄이고 시스템 효율을 높일 수 있다. 메모리 공유와 풀링은 함께 사용될 수도 있고 별도로 사용될 수도 있다. 멀티 프로세서 시스템에서 공유 메모리(Shared memory)와 풀 메모리(Pooled memory)를 적절하게 활용하면 불필요한 메모리의 복사와 이동이 감소하여 지연 시간을 줄이고 시스템 전체 효율을 높일 수 있다.




그림 1 CXL Memory Sharing과 Pooling

3장. CXL 기술 개발 동향

1절. CXL 버전별 특징

2019년 3월 CXL1.0 사양이 처음으로 공개되었으며, 2020년 11월 2.0 버전을 거쳐 2023년 11월 CXL3.1까지 기능 확장 및 사양 개선이 이루어졌다. 이번 절에서는 각 버전별 CXL 사양의 특징을 설명한다.

1. CXL1.0/1.1: CXL1.0은 PCIe5.0을 기반으로 CPU와 가속기, 메모리 장치 간의 고속, 저지연 통신을 지원하는 인터커넥트 기술로 등장하였다. 이 버전에서는 CXL.io, CXL.cache, CXL.mem 세 가지 서브 프로토콜을 정의하였고 메모리 확장 기능과 캐시 일관성을 지원하였다. 이후 안전성과 호환성을 소폭 개선하여 CXL1.1을 발표하였다.

2. CXL2.0: CXL2.0은 CXL1.1의 기본 사양을 유지하면서 메모리 풀링(Pooling) 기능을 추가하고 보안 및 Hot-plug 기능 등을 보완하였다. 메모리 풀링을 통해 기존의 단일 컴퓨팅 노드 수준에서만 가능했던 메모리 자원 공유 방식을, 여러 대의 컴퓨터가 연결된 랙(Rack) 수준에서도 사용할 수 있도록 확장하였다. CXL1.1이 장치 간의 기본적인 데이터 전송과 메모리 확장에 중점을 두었다면, CXL2.0은 더 복잡한 시스템 아키텍처에서 확장성, 자원관리, 보안 기능 등을 크게 개선한 점이 특징이다.

3. CXL3.0/3.1: CXL3.0은 PCIe6.0을 기반으로 CXL1.1, CXL2.0 대비 대역폭을 2배로 향상시켰으며, 메모리 공유(Sharing) 기능을 강화하여 멀티 프로세서 시스템에서의 자원 공유를 최적화하였다. CXL3.0에서는 이전 CXL 버전에서 사용한 트리 구조와 다른 Multipath Fabric 구조를 제공하고 있으며 포트 기반 라우팅(Port-based Routing)을 통해 최대 4,096개 노드까지 서로 연결

이 가능하다. 이러한 새로운 CXL Fabric 구조와 함께 호스트와 다수의 장치가 공유할 수 있는 확장 가능한 메모리 풀을 G-FAM(Global Fabric Attached Memory)이라 정의하였다. G-FAM은 CXL이 흡수한 Gen-Z 인터넥트의 Fabric Attached Memory의 개념과 유사하다. 또한 CXL3.0부터 CXL 메모리 디바이스에서 BISnp(Back-Invalidate Snoop)을 지원하여 호스트의 캐시 상태를 변경시킬 수 있어 캐시 일관성이 강화되었다. 그 외에 신뢰성, 보안 등의 기능을 개선하였다.

2절. 주요 디바이스 개발 동향

1. CXL 메모리 익스펜더(CXL Memory Expander): CXL 메모리 익스펜더는 CXL 메모리 확장 기능을 제공하는 Type3 디바이스로 기존의 온보드 DIMM 슬롯을 통해 연결된 메모리에 더하여 PCIe 슬롯을 통해 장착되어 시스템 메모리 용량을 확장할 수 있다.

최근 국내외 주요 메모리 공급업체들은 CXL 메모리 익스펜더의 시제품을 출시하고 있으며 주로 적으로 CXL 메모리 시장을 형성하고 있다. 현재 시장에 소개되고 있는 CXL 메모리 익스펜더들은 모듈 당 96~512GB 수준의 메모리 용량 확장과 PCIe5.0 8-Lane으로 연결되어 30~40GB/s 수준의 대역폭 확대를 제공하며 JEDEC 표준에 따른 EDSFF(Enterprise & Data Center Standard Form Factor) E3.S 폼팩터를 사용하고 있다. 대표적으로 삼성전자의 CMM(CXL Memory Module)-D[10], SK하이닉스의 CMM-DDR5[11], 마이크론테크놀로지의 CZ120[12]이 있다. 삼성전자는 오픈소스 소프트웨어 기업인 Red Hat과 협업하여 자사 CMM-D를 탑재한 인프라를 구축하고 리눅스 환경에서 CXL 메모리의 동작 검증에 성공하였으며, SK하이닉스와 마이크론도 고객 인증을 진행 중이다.

CXL 메모리 익스펜더는 크게 프로세서와 통신하며 DRAM을 제어하는 CXL 메모리 컨트롤러와 데이터가 저장되는 DRAM으로 구성된다. 주요 메모리 공급업체 3사는 CXL2.0 버전 메모리 익스펜더에 들어가는 CXL 메모리 컨트롤러를 아웃소싱하고 있다.(삼성전자/SK하이닉스-Montage, 마이크론테크놀로지-Microchip) 삼성전자와 SK하이닉스는 CXL 메모리 시장이 개화함에 따라 자체 CXL 메모리 컨트롤러 개발을 진행 중이며 차세대 메모리 익스펜더부터 자사의 컨트롤러를 탑재할 것으로 예상된다. 그 외에 미국의 마벨테크놀로지도 자사의 메모리 익스펜더 컨트롤러인 Structera X 시리즈를 2024년 7월 공개하는 등 CXL 메모리 컨트롤러 시장 참여자들이 늘어나고 있다.[13]

CXL 메모리를 활용하기 위해서는 하드웨어뿐만 아니라 호스트 어플리케이션에서 디바이스를 구동할 수 있도록 소프트웨어도 기반이 필수적이다. 이에 삼성전자와 SK하이닉스는 각각 자사의 CXL 메모리 익스펜더를 고객들이 쉽고 효과적으로 활용할 수 있도록 한 오픈소스 소프트웨어인 SMDK(Scalable Memory Development Kit)[14], HMSDK(Heterogeneous Memory Software Development Kit)[15]를 깃허브에 공개하는 등 CXL 관련 소프트웨어 생태계 확장에 기여하고 있다.

2. CXL 스위치(CXL Switch): CXL 스위치는 CXL 기반 시스템에서 여러 CXL 장치들을 상호 연결하여 자원 공유 및 데이터 전송을 효율적으로 관리하는 중요한 디바이스이다. 이는 PCIe 스위치와 유사하지만, CXL 프로토콜을 추가하여 메모리 공유 및 풀링과 같은 CXL 특화 기능들을 추가로 제공하는 차이점이 있다.

앞 절에서 설명한 것처럼 CXL2.0의 핵심 기능인 메모리 풀링을 사용하기 위해서는 여러 메모리 익스펜더를 하나의 메모리 풀로 연결해 주고 여러 프로세서에서 이 풀에 접근할 수 있도록 도와주는 CXL 스위치가 필요하다. 따라서 CXL2.0 버전부터는 CXL 장치들을 연결하는 스위치를 지원한다.

하지만 스위치 간의 연결을 지원하지 않는 CXL2.0 표준은 확장성이 떨어져 데이터센터의 자원을 충분히 활용하기에 어려움이 있었다. 이후 CXL3.0 버전에서는 다중 레벨 스위치(Multi-level Switch) 기능을 추가하여 확장성 문제를 해결하였다. 다중 레벨 스위치 기능은 CXL 스위치 간의 연결을 허용하여 스위치들이 계층적으로 연결되어 트리 형태의 네트워크를 형성할 수 있도록 한다. 다중 레벨 스위치 구조로 다수의 프로세서와 메모리 장치를 연결함으로써 대규모 시스템의 구성이 가능해졌으며 메모리 자원 효율도 극대화할 수 있게 되었다. 또한 다양한 스위칭 레벨을 활용하여 특정 워크로드나 시스템 요구사항에 맞게 구조를 최적화할 수 있다.

앞 절에서 설명한 것처럼 CXL3.0 버전에서는 CXL 스위치에 포트 기반 라우팅(PBR)이 도입되어 CXL 패브릭 내에서 특정 포트 번호를 사용하여 노드 간 데이터 경로를 설정하는 것이 가능해졌으며, 최대 4,096개까지 노드를 확장할 수 있게 되었다. 이는 이전 버전의 트리구조에서 벗어나 캐스캐이드 방식으로 CXL 스위치 간 다계층 구성을 가능하게 하여 대규모 시스템의 구현이 가능하며 시스템 확장성을 크게 향상시켰다. 또한 PBR 스위치는 특정 포트에 우선순위를 지정하거나 트래픽을 분산하여 네트워크 병목을 줄이는 등 성능 최적화가 가능하여 고성능 컴퓨팅 환경에서 리소스를 효율적으로 관리할 수 있고 확장성 있는 시스템의 구축을 지원한다. 추가로 CXL3.1에서는 PBR 스위치에 대한 CXL Fabric Manager API가 공개되어 PBR 스위치의 관리와 제어가 더욱 용이해졌고 높은 활용성과 확장성을 바탕으로 CXL 생태계 확장을 가속할 수 있을 것으로 보인다.

이처럼 CXL 스위치는 CXL 기반 Rack 스케일 혹은 그 이상의 대규모 분산 시스템 구축에 필수적인 디바이스이다. 차세대 시스템 아키텍처에서 중요한 역할을 할 것으로 기대되는 만큼 국내외 다수의 팹리스 기업들이 CXL 스위치 개발에 참여하고 있다. XConn Technologies사는 2024년 3월 업계 최초로 CXL2.0을 지원하는 스위치(Apollo)를 공개하였으며, 삼성전자에서 개발 중인 Rack 스케일의 CXL 디바이스, CMM-B(CXL Memory Module-Box)에 탑재되는 등 CXL 스위치 시장 개화를 주도하고 있다.[16] 또한 Enfabrica사는 CXL 기반 컴퓨팅 구조에서 로컬 메모리(DRAM/HBM)와 원격 메모리(RDMA) 사이 계층에 위치하여 캐시 용도로 사용됨으로써 원격 메모리 접근을 최소화하는 ACF-S(Accelerated Compute Fabric Switch)를 개발하고 있다.[17]

국내 스타트업들은 차세대 CXL 스위치 개발에 집중하고 있다. 파네시아(Panmnesia)는 CXL IP 원천 기술들을 보유하고 있으며 2025년 하반기를 목표로 CXL3.1 버전을 지원하는 스위치를 개발

중이다. 국내 SSD 설계 업체인 파두(FADU)의 자회사인 이음(EEUM)은 CXL 스위치와 소프트웨어 생태계를 개발하고 있는 기업으로 2026년 CXL4.0 수준의 CXL 스위치를 상용화할 계획이다.[18] CXL 스위치 기술은 기존 국내 기업들이 선도하고 있던 메모리 반도체가 아닌 비메모리 반도체에서 국내 기업들이 두각을 나타내고 있다는 점이 특징적이다.

3. CXL NDP(Near Data Processing): CXL-PIM, CXL-PNM, CXL Computational Memory, CXL Near Memory Accelerator 등 유사한 목적을 가지는 다양한 개념들이 제시되고 있으나, 이들은 모두 유사한 목표를 지니고 있으므로 본 절에서는 이들을 CXL NDP라는 용어로 통칭하여 설명하고자 한다.




그림 2 기존 메모리 시스템과 Near Data processing(Near-memory/In-memory) 비교[19]

기존 폰 노이만 아키텍처(Von Neumann Architecture)는 컴퓨팅 중심의 모델로, 대규모 데이터를 처리하는 연산에서는 데이터 이동에 따른 비용이 크게 발생할 수밖에 없었다. 이러한 문제를 해결하기 위해, 연산에 필요한 데이터를 가까운 위치에서 처리하여 데이터의 이동을 줄이고 시스템 성능과 전력 효율을 향상시키는 NDP가 대안으로 제시되고 있다.

NDP는 이미 이전부터 연구되던 개념이지만, CXL 기술의 등장으로 인해 더욱 주목받고 있다. CXL은 CPU와 메모리, 가속기 간의 고속 저지연 연결과 캐시 일관성을 제공하여 시스템의 메모리 자원을 효율적으로 확장하고 공유할 수 있게 해준다. 따라서 더 많은 데이터를 연산에 활용할 수 있게 되면서 데이터 처리를 위한 추가적인 컴퓨팅 파워가 요구된다. 그러나 CXL 메모리는 PCIe 인터페이스에 기반하여 대역폭이 한정되고, 기존 온보드 DIMM 메모리에 비해 상대적으로 지연 시간이 길다는 한계를 가지고 있다. 이에 따라 CXL에 NDP 기능을 통합함으로써 데이터 처리를 위한 연산기를 메모리와 가까운 위치에 배치하여 연산 과정에서 소요되는 데이터 전송 오버헤드를 줄이고 CXL 메모리 확장 효과를 극대화하는 장치들이 연구·개발되고 있다.

CXL NDP 디바이스는 데이터베이스, 빅데이터 분석 등 대규모의 데이터 처리를 요구하는 응용에서 큰 이점을 제공할 것으로 보인다. 기존 데이터베이스 쿼리 프로세싱에서는 CPU가 모든 데이터를 메모리 또는 스토리지로부터 가져와 처리하고 있으나, CXL NDP 디바이스를 사용하면 데이터 필터링, 조인 등의 쿼리 연산을 오프로드하여 처리함으로써 CPU의 부하를 줄여줄 수 있다. 또

한 30억 쌍의 염기 서열을 읽어와 분석하는 유전자 시퀀싱 분석과 같이 분석 프로세스에서 데이터 이동이 대부분을 차지하는 응용에서도 CXL NDP를 활용하면 연산을 메모리 가까이에서 처리함으로써 불필요한 데이터의 이동을 줄여 전체 분석 효율을 높일 수 있다.

대표적으로 국내 팹리스 스타트업인 메티스엑스는 CXL을 통한 메모리 확장 기능과 연산기능을 동시에 지원하는 CXL 지능형 메모리(Computational Memory) 솔루션을 개발 중이다. 2024년 8월 미국 산호세에서 개최된 FMS(The Future of Memory and Storage)에서는 FPGA를 활용한 지능형 메모리 솔루션의 프로토타입을 공개하였다. 이 프로토타입은 LLM 동작의 핵심 기술로 주목받는 벡터 데이터베이스 가속에서 기존 서버 CPU 대비 시스템 성능을 획기적으로 개선하였다. 2025년 상반기 출시 예정인 CXL3.0 지능형 메모리 솔루션은 디바이스 내 수천개의 범용 고성능 코어를 탑재하여 병렬 연산 성능을 극대화하고 메모리 확장 기능을 제공하여 데이터센터의 TCO 절감에 기여할 것으로 기대된다.[20]

미국의 팹리스 업체인 마벨테크놀로지도 CXL 메모리 컨트롤러와 함께 Near Memory Accelerator 제품인 Structera A 시리즈를 공개하였으며 해당 제품은 16개의 ARM 네오버스 코어를 활용한 연산기능과 CXL 메모리 확장을 제공한다.[21]

국내 메모리 공급업체인 삼성전자와 SK하이닉스도 CXL NDP 디바이스를 연구, 개발 중이다. 삼성전자는 CXL 메모리에 연산기능을 더한 CMM-DC(DRAM Compute), CMM-HC(Hybrid Compute) 두 개의 상표를 출원하였으며, SK하이닉스는 CXL의 장점에 빅데이터 분석에서 자주 수행되는 머신러닝 및 데이터 필터링 연산기능을 함께 제공하는 CMS(Computational Memory Solution)의 시제품을 발표하였다.

CXL NDP는 데이터 집약적인 응용에서 시스템 성능을 획기적으로 개선하고 데이터센터의 총소유비용, 즉 TCO(Total Cost of Ownership)를 절감할 해결책으로 부상하고 있으며 국내외 팹리스 업체들과 메모리 공급업체들을 주도로 개발이 진행되고 있다.

4장. CXL 시장 전망

1절. 시장 규모 예측

CXL 시장은 아직 초기 단계이지만, 인공지능 기술의 발전에 따른 데이터 처리량 증가에 대응하는 핵심 기술로 주목받고 있어 빠른 속도로 생태계가 확장될 것으로 예상된다. 현재는 최신 서버 CPU가 지원하는 CXL2.0 사양을 기반으로 제품들이 출시되고 있으며, 주로 삼성전자와 SK하이닉스와 같은 메모리 공급업체들이 시장 조성을 주도하고 있다. CXL3.0을 지원하는 서버 CPU는 2026년 출시될 것으로 보이며, 그에 맞추어 CXL3.0을 지원하는 메모리 익스펜더와 메모리 스위치 등 제품들이 출시되면 메모리 확장, 공유 및 풀링 등 기능의 효과가 극대화되면서 시장의 폭발적인 성장이 예상된다.

시장 조사 기관 Yole Group에 따르면, CXL 시장은 2022년에는 약 170만 달러 규모였으나, 2026년에는 CXL 3.0을 지원하는 제품들이 본격적으로 출시되면서 약 21억 달러 규모로 성장할 것으로 보인다. 이후 시장은 더욱 빠르게 확대되어 2028년에는 약 158억 달러 규모에 이를 것으로 예상된다.[22]

디바이스별로 시장을 세분화해 보면, 가장 큰 비중을 차지하는 것은 CXL DRAM으로, 2028년 기준 약 125억 달러로 전체 시장의 약 70~80%를 차지할 것으로 보인다. CXL 스위치는 2028년 기준 7.4억 달러(약 4~5% 수준)를 차지하며, CXL 메모리 익스텐더 컨트롤러는 2028년 기준 5.8억 달러(약 3~4% 수준)를 차지할 것으로 예측된다.

또한 CXL 컨트롤러 IP 시장도 급격히 성장할 것으로 보인다. Synopsys, Cadence, Rambus(PLDA) 등의 기업이 이 시장에 참여하고 있으며, 국내 기업으로는 켈리타스반도체, 오픈엣지테크놀로지가 있다. CXL 컨트롤러 IP는 2023년 150만 달러 수준이었으나, 연평균 9.53%로 성장하여 2031년에는 283만 달러 수준이 될 것으로 전망된다.[23]

2절. 주요 응용 분야

현재의 컴퓨팅 아키텍처는 DRAM 용량과 대역폭의 한계로 인해 대규모 데이터를 처리하는 데 어려움이 있다. CXL 기술은 메모리 확장 및 풀링 기술을 통해 이러한 한계를 극복할 수 있어 고성능 컴퓨팅(HPC), 인공지능/머신러닝(AI/ML), 데이터베이스 등 다양한 응용 분야에서 중요한 문제를 해결할 핵심 기술로 자리 잡을 것이다.

1. 고성능 컴퓨팅(HPC): HPC 환경에서는 기존 DRAM의 한계를 넘는 메모리 확장 기술로 과학 시뮬레이션, 기후 모델링, 대규모 데이터 분석 등 복잡하고 데이터 집약적인 작업을 수행할 수 있다. 특히, 대규모 데이터 세트를 처리할 때 시스템 전체를 업그레이드하지 않고 메모리 확장만으로 성능을 향상시킬 수 있다는 점에서 HPC 분야에서 CXL 도입의 의미는 크다. 또한, CXL의 메모리 풀링 기능은 HPC 노드 간 자원 공유를 최적화해 메모리 유휴 공간을 줄이고 비용 절감에도 기여할 수 있다. CXL은 가속기(GPU, FPGA 등)와의 통합을 통해 지연 시간을 줄이고 통신 속도를 높여 복잡한 계산 작업의 성능을 크게 향상시킬 수 있다.

2. 인공지능/머신러닝(AI/ML): AI/ML 작업에서는 CPU와 가속기 간의 데이터 전송 과정에서 성능 지연이 자주 발생하는데, CXL은 CPU와 가속기 간 캐시 일관성을 보장하는 메모리 접근을 허용하여 이러한 시스템 지연을 단축할 수 있다. 또한 CXL 메모리 확장을 통해 대용량의 AI/ML 모델 작업이 가능해지며, 메모리 풀링 기능은 AI/ML 학습 및 추론에 사용되는 데이터 전달 효율을 높여 전체 AI/ML 작업 효율을 높일 수 있다.

3. 데이터베이스: 대규모의 데이터를 저장하고 처리하는 데이터베이스에서는 CXL의 메모리 확장 기능이 중요한 역할을 한다. CXL을 활용하면 기존대비 규모가 더 큰 데이터 셋의 처리가 가능해져 실시간 애플리케이션의 성능을 크게 향상시킬 수 있으며, 쿼리 지연 시간을 줄이고 트랜잭션 속도

를 개선할 수 있다. 또한, CXL은 지속 가능한 메모리(Persistent Memory) 기술을 지원해 미션 크리티컬한 데이터베이스 환경에서 높은 가용성과 빠른 복구를 보장한다.

최근 LLM의 할루시네이션을 방지하고 학습 데이터 제한을 극복하기 위해 도입되고 있는 검색증강생성, 또는 RAG(Retrieval Augmented Generation) 기술은 벡터 데이터베이스를 기반으로 하는데, 필요한 벡터의 개수와 사이즈가 가파르게 증가하면서 벡터 데이터베이스의 규모도 점차 커지는 추세다. 더 커진 규모의 벡터 데이터베이스를 운영하기 위해 CXL 메모리 확장은 더욱 주목받을 것으로 보인다.




그림 3 검색증강생성(RAG)

3절. 기존 반도체 시장에 미치는 영향

CXL의 도입은 메모리 확장, 공유 및 풀링 등 메모리 활용 효율을 높이는 여러 기능을 통해 새로운 시스템 아키텍처 구성이 가능하여 기존 반도체 시장에 중요한 영향을 미친다. 이 절에서는 CXL 도입이 기존 반도체 시장에 미치는 영향을 메모리 시장과 비메모리 시장으로 구분하여 설명한다.

CXL은 메모리 확장 및 자원 분리 기술을 통해 개별 컴퓨팅 노드가 필요 이상의 메모리를 장착하는 메모리 오버프로비저닝(Overprovisioning) 문제를 해소하고 시스템의 자원 효율을 높일 수 있다. 마이크로소프트와 카네기멜론 대학에서 발표한 연구 결과에 따르면, 현재와 같이 VM(Virtual Machine) 동작 기반의 서버 시스템에서는 최대 25% 수준의 유휴 메모리가 발생할 수 있으며 CXL 풀 메모리를 활용하면 이러한 유휴 메모리를 줄여 DRAM 필요량을 7%까지 감소시킬 수 있다고 한다[24]. 일부 시각에서는 이러한 자원 효율화로 인해 기존 메모리 시장이 일부 잠식될 수

있다는 우려가 있다. 하지만 메모리 공급업체들은 CXL의 도입이 노드 증설로 인한 메모리 구매력 제한을 해결함으로써 더 많은 DRAM 수요 창출을 이끌 것으로 보고 있다. 마이크론테크놀로지에서도 발표한 자료에 따르면, 기존 메모리와 성능의 차이 및 활용 가능한 응용이 제한되기 때문에 CXL 메모리 풀링으로 인한 DRAM 필요량 감소가 미미할 것으로 보고 있으며, 오히려 동일한 투자비용으로 더 큰 규모의 데이터를 처리할 수 있는 시스템을 구축할 수 있어 단기에서 중기적으로 데이터 센터의 DRAM Bit 수요 성장률을 20% 후반 수준으로 높게 유지할 수 있을 것으로 예상하였다.[25]

또한 CXL 기반 NDP 기술의 발전도 메모리를 단순히 데이터를 저장하는 시스템 구성요소에서 연산을 처리하는 솔루션으로 진화시킴으로써 Commodity화 된 메모리 시장에 새로운 가치를 부여할 수 있는 동력이 될 것으로 예상된다.

비메모리 시장과 관련하여 CPU, GPU 등 여러 프로세서가 사용되는 이종 컴퓨팅(Heterogeneous Computing) 시스템에서 CXL을 이용한 시스템 성능 최적화가 가능하여 GPU, FPGA 등 가속기 시장변화도 예상된다. 현재는 인텔 주도로 CXL 인터커넥트가 도입되고 있지만 TCO 개선을 위해 데이터센터 고객들이 CXL을 적극 채용하게 된다면 독자적인 캐시 일관성 인터커넥트를 보유한 AMD(Infinity Fabric), 엔비디아(NVLink) 등 칩셋 업체들도 CXL을 도입할 가능성이 높다고 판단된다. 현재도 이미 AMD, 엔비디아, ARM는 모두 CXL 컨소시엄의 이사회 멤버로 참여하고 있다. 이처럼 칩셋 공급업체들이 CXL을 도입하게 되면 다양한 이종 컴퓨팅 아키텍처에서 활용될 수 있는 다양한 사양의 가속기가 제안될 것으로 보인다.

CXL3.0을 지원하는 서버들이 출시되는 2026년부터 이러한 반도체 시장의 변화가 본격화될 것으로 예상되며, 인공지능 및 머신러닝 기술의 발전은 이러한 트렌드를 더욱 가속화할 것으로 보인다.

5장. 결론

1절. 차세대 컴퓨팅 및 메모리 아키텍처에서의 CXL의 역할

CXL은 CCIX, Gen-Z, OpenCAPI 등 유사한 목표를 가지고 있던 인터커넥트 사양들을 흡수하고 있으며 현재 반도체 시장을 주도하는 칩셋 업체들이 모두 참여하고 있는 보편적인 인터커넥트 표준으로 자리매김하고 있다. 향후 CXL은 높은 확장성과 호환성을 바탕으로 데이터의 양의 폭발적인 증가세에 맞추어 차세대 컴퓨팅 및 메모리 아키텍처에서 중요한 역할을 하게 될 것으로 보인다.

가장 먼저 시장에 도입 중인 CXL 메모리 익스펜더를 활용한 메모리 용량 및 대역폭 확장 기능은 메모리를 저비용 고효율로 구성 함으로써 현재 대부분의 고성능 컴퓨팅 시스템이 가지고 있는 메모리 병목 현상을 개선하는 핵심 디바이스가 될 것으로 보인다. CXL 메모리 확장은 대용량 인공지능 모델의 연산 및 대규모 데이터 처리를 가능하게 하여 관련 분야의 연구, 개발 효율을 높일 것으로 기대된다. 또한 메모리 공유 및 풀링 기능은 대규모의 분산 시스템을 구성하여 전체 시스템의 운영

효율을 높이고 총소유비용을 절감할 수 있다. 이러한 유인 요소들로 고객들은 자사 시스템에 CXL을 적극 채용할 가능성이 높으며 이에 따라 여러 프로세서, 가속기, 네트워크 장치 등 시스템을 구성하는 디바이스들도 CXL 기반 아키텍처를 점차 채용하게 될 것으로 예상된다.

2절. 국내 산업에서의 시사점

글로벌 메모리 시장을 석권하고 있는 삼성전자와 SK하이닉스가 국내 시가총액 상위 1, 2위를 차지할 만큼, 반도체 산업, 그 중에서도 메모리 반도체 산업은 한국 경제에 지대한 영향을 끼치고 있다. 기존의 메모리 반도체는 일정한 표준 규격이 존재하기 때문에 공급업체별 메모리의 구조가 크게 다르지 않아 시장의 수요와 공급에 따라 사이클을 가지는 Commodity적 성격이 강하다.

메모리 반도체 기업들은 Commodity화 된 시장에서 집적도를 높여 원가를 낮추고 Bit 생산량을 높여 수익성을 확보해 왔다. 집적도 향상으로 메모리의 용량당 가격은 지속적으로 하락했다. 하지만 메모리 소자가 가진 물리적 한계로 현대의 집적도 향상은 고난이도의 공정 기술과 천문학적인 자본 투자를 요구하게 되었고, 때문에 용량당 가격의 하락 속도가 느려지고 있다.

CXL은 메모리 반도체 시장에 새로운 활력을 불어넣을 것으로 예상된다. 메모리 확장과 프로세서, 가속기, 메모리 간의 효율적인 연결을 통해 메모리 디바이스는 단순한 저장장치를 넘어 시스템 성능 향상의 핵심 요소로 부상할 것이다. 이는 국내 메모리 기업들이 축적한 전문 인력과 기술 노하우를 바탕으로 고부가가치 제품을 개발하고, 글로벌 시장에서 경쟁 우위를 확보할 수 있는 기회로 보고 있다.

또한, 메모리 반도체 산업을 넘어 CXL 스위치 및 CXL NDP 등의 기술을 개발하고 있는 메티스엑스, 이음, 파네시아 등 국내 팹리스 업체들은 미국 기업들이 주도하고 있는 시스템 반도체 시장에서 새로운 비즈니스 모델을 탐구하며 새로운 시장을 개척하고 있다.

따라서 국내 기업, 학계, 연구기관은 CXL 기술에 대한 연구 개발과 협업을 적극적으로 추진하여, 반도체 산업의 글로벌 경쟁력을 강화하고 AI 시대의 변화에 선제적으로 대응해야 할 것이다.

- 이 상 -

참고문헌

- [1] Wm. A. Wulf, Sally A. McKee, "Hitting the memory wall: implications of the obvious," SIGARCH Computer Architecture News, vol. 23, no. 1, pp. 20-24, 1995. DOI: 10.1145/216585.216588.
- [2] D. U. Lee et al., "Design considerations of HBM stacked DRAM and the memory architecture extension," in Proceedings of the 2015 IEEE Custom Integrated Circuits Conference (CICC), San Jose, CA, USA, 2015, pp. 1-8. DOI: 10.1109/CICC.2015.7338357.
- [3] 삼성전자, "HBM-PIM: Cutting-edge memory technology to accelerate next-generation AI," Samsung Tech Blog, 2023년 3월 31일.
- [4] 삼성전자, "[Memory Tech Day 2023] Near Memory Solutions for the AI Era," Samsung Tech Blog, 2023년 12월 18일.
- [5] 삼성전자, "Exceptional Scalability with CXL Memory: Samsung and Red Hat Expand the Ecosystem," Samsung Tech Blog, 2024년 2월 20일.
- [6] CXL Consortium, "CXL Consortium and OpenCAPI Consortium Sign Letter of Intent to Transfer OpenCAPI Specifications to CXL," 2023년 8월 6일.
- [7] CXL Consortium, "Exploring the Future: CXL® Consortium & Gen-Z Consortium Sign Letter of Intent to Advance Interconnect Technology," 2021년 11월 10일.
- [8] Agam Shah, "OpenCAPI to Be Folded into CXL," HPCwire, 2022년 8월 1일.
- [9] CXL Consortium, CXL 3.0 Specification, 2022년 8월 11일.
- [10] 삼성전자, "World's First CMM-D Technology Leading the AI Era," Samsung Tech Blog, 2024년 3월 13일.
- [11] SK하이닉스, "SK hynix Develops DDR5 DRAM CXL™ Memory to Expand the CXL Memory Ecosystem," SK하이닉스 뉴스룸, 2022년 8월 1일.
- [12] Micron Technology, "Micron Launches Memory Expansion Module Portfolio to Accelerate CXL 2.0 Adoption," Micron Technology Press Release, 2023년 8월 7일.
- [13] Marvell Technology, Structera™ X 2504 Memory-Expansion Controller – Product Brief, 2024년 7월.
- [14] GitHub, "Scalable Memory Development Kit(SMDK)," 접근일: 2024년 10월 18일.
- [15] GitHub, "HMSDK," 접근일: 2024년 10월 18일.

- [16] Patrick Kennedy, "XConn Shows its CXL 2.0 and PCIe Switch Off at FMS 2024," ServeTheHome, 2024년 8월 21일.
- [17] Thomas Coughlin, "Enfabrica Combined IO And Memory Fabric Feeds Composable AI Demand," Forbes, 2023년 9월 12일.
- [18] JY Han, "Fadu to own and sell CXL switch chip made by subsidiary Eeum," The Elec, 2024년 7월 11일.
- [19] Mutlu, Onur, et al. "A modern primer on processing in memory." Emerging computing: from devices to systems: looking beyond Moore and Von Neumann. Singapore: Springer Nature Singapore, 2022. 171-243.
- [20] 이두리, "메티스엑스, FMS 2024 '가장 혁신적인 메모리 스타트업' 대상," 머니투데이, 2024년 8월 7일.
- [21] Marvell Technology, Structera™ A 2504 Memory-Expansion Controller – Product Brief, 2024년 7월.
- [22] 송명섭, "CXL에 대한 쉬운 이해와 전망," 하이투자증권, 2024년.
- [23] Market Research Pulse, "CXL Controller IP Market," 2024년.
- [24] Huaicheng Li 외, "Pond: CXL-Based Memory Pooling Systems for Cloud Platforms," in Proceedings of the 28th ACM International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS 2023), vol. 2, pp. 574–587, 2023. DOI: 10.1145/3575693.3578835.
- [25] Micron Technology, "Micron's Perspective on Impact of CXL on DRAM Bit Growth Rate," Micron Technology Whitepaper, 2023년.

